2025 情報電子オプティクス実験B HDLによるハードウェア設計 (鶴田直也担当)

Last update 2025.4.28.

実施場所

9号館2階のネットワーク実験室I (電算) にて実施する。実験室に入る前に手指の消毒ならびに検温を行い，指定された座席に着席すること。

ハードウェア記述言語（HDL： Hardware Description Language）を使用したハードウェア（ディジタル論理回路）の設計手法を学習する。また、学習用FPGA ボードとHDL シミュレータによる回路の動作検証を通して、実際にハードウェアがどのように動作するのか理解する。

講義資料に掲載のサンプルプログラムのソースコードは次のリンク先にすべて置いてある。講義資料からソースコードをコピペするとエラーが出る可能性があるため (特にsyntax error)，リンク先からの入手を推奨する。

Vivadoのインストール
実験で使用するVivado 2017.1は、Xilinxのアカウントを作成すれば無料でインストールができる。ただし、ファイルサイズが大きい (約10 GB) ことや、動作環境の条件を満たすことを確認してからのインストールを推奨する。ソフトウェアのインストール、アカウントの作成、ライセンス認証の手順はテキスト冊子に記載されている。
Vivado以外のソフトウェア
FPGAボードは接続できないが、HDLによるディジタル論理回路の設計ならびに波形シミュレーションができる以下のソフトウェアもある。WindowとMacのどちらにも対応する。 WindowsとMac用のインストールマニュアルをそれぞれWebClassに掲載している。自宅で回路を設計し、波形シミュレーションで動作を確認した上で実験の時間中にFPGAボードへの転送、動作確認をするなど、柔軟に取り組めるようになる。
- Icarus Verilog
- GTK Wave (シミュレーション用ソフト)

電子ファイルレポート (pdf形式) のみを提出すること。

Bグループ
レポート提出〆切… 5/21(水) 12:30
書式不備返却 … 5/28(水)
書式修正版提出〆切 … 6/9(月) 14:10
Aグループ
レポート提出〆切… 6/4(水) 12:30
書式不備返却 … 6/11(水)
書式修正版提出〆切 … 6/23(月) 14:10
Cグループ
レポート提出〆切 … 6/18(水) 12:30
書式不備返却 … 6/25(水)
書式修正版提出〆切 … 7/2(水) 12:30