2016 実験２ HDLによるハードウェア設計 Verilogソースコード例

論理ゲート

  • 論理式によるゲート回路 (gate.v)
  • シミュレーション記述 (gate_sim.v)

    加算回路

  • 加算演算子による加算回路 (add.v)
  • シミュレーション記述 (test0.v)

    全加算器

  • １ビット全加算器による加算回路

    ４ビット バイナリ カウンタ

  • ４ビット バイナリ カウンタ
  • シミュレーション記述

    １ビット カウンタ

  • １ビット カウンタ

    ４ビット シフトレジスタ

  • ４ビット フトレジスタ
  • シミュレーション記述

    ４ビット ジョンソン カウンタ

  • ４ビット ジョンソン カウンタ
  • シミュレーション記述

    ステートマシン

  • 信号機を制御するステートマシン
  • シミュレーション記述
  • 赤点滅つきステートマシン

    ALU

  • ALUの入出力
  • シミュレーション記述

    情報工学科TOP /  講義資料TOP