/*
論理式によるゲート回路

assign 文を使用して、組み合わせ回路を記述できる。

以下の例は、入力信号 in0  の論理否定、in1 と in2
の論理積、in0, in1, in2 の論理和を出力する。

論理ゲート自体については、別途、よく復習しておくこと
*/

module gate_ex( in0, in1, in2, 
	out_not, out_and2, out_or3);

input   in0, in1, in2;
output  out_not;
output  out_and2;
output  out_or3;

// １入力
assign  out_not  = ~in0;

// ２入力
assign  out_and2 =  in0 & in1;

// ３入力
assign  out_or3  =  in0 | in1 | in2;

endmodule